www问答网
所有问题
当前搜索:
74ls161六十进制计数器
下图
74LS161
几
进制计数器
,画出状态转换图
答:
这是一个初值不为0的
计数器
,最小数5,最大数为13,一共计数9个,所以,是9
进制
数计数。如下仿真图可以得到仿真结果。
用
74ls161
芯片实现56
进制
电路图?
答:
用
74ls161
芯片实现56
进制计数
,用两片
74LS161
级联,并计数到38H时复位。电路图和仿真图效果如下图。仿真效果,最大数是37H
芯片
74LS161
中的进位输出端CO的工作原理是?
答:
D2,D1,D0的状态一样,为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后,
计数器
加1。
74LS161
还有一个进位输出端CO,其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能,一片74LS161可以组成16
进制
以下的任意进制分频器。
用
74ls161
和七段译码器做了个
计数器
,但是不知道怎么和两位的数码管连接...
答:
用两位数码,可以计两位十
进制
数,最大可以是99。但是,
74ls161
是四位二进制,即16进制的
计数器
,需要改成十进制的,才能用数码管显示。另外,你的七段译码器是什么,因为,不同的译码器要配不同的数码管,或者,你用的数码管是共阳的,还是共阴的,因为所配的译码器是不同的。下图是共阴数码管...
数字电路数字钟设计
答:
3. 秒、分、时、日
计数器
这一部分电路均使用中规模集成电路
74LS161
实现秒、分、时的计数,其中秒、分为
六十进制
,时为二十四进制。从图3中可以发现秒、分两组计数器完全相同。当计数到59时,再来一个脉冲变成00,然后再重新开始计数。图中利用“异步清零”反馈到/CR端,而实现个位十进制,十位六...
74LS161
如何改成12
进制计数器
?
答:
LS161的D1,D1,D2,D3全部接低电平,然后Q3,Q1,Q0接与非门输入端,输出端接在LD(同步置数端低电平有效)。就可以了。这是同步置数法。用加法计数器
74ls161
清零功能接成12
进制计数器
,第二个图再改一下就行了。12进制,当计数到12,即Q3Q2Q1Q0=1100,把Q3Q2接到与非门上,产生清零...
采用两片
74Ls161
异步清零法构成17的n
进制计数器
,要求个位为十进制设计电...
答:
74LS161
是四位二
进制
可预置的同步加法
计数器
;当用其构成两位十进制数时,如题,总状态数共有17个,即 00-->16;就是十位数状态为 0-->1,个位数状态为 0-->9-->0-->6;假设cp=0时,计数器状态为 00,那么cp=1,计数器状态即为 01,如此递增,计数器从 00 计数到16 后完成一个...
怎样用
74LS161
设计19
进制计数器
?
答:
图中只画出三根线),六与非门的输出端分别和两片74LS160的清零端RD非相连,将第一片74LS160的使能EP、ET端置1”,而第一片74LS160的终端计数输出端C分别与第二片74LS160的使能EP、ET 相连,两片74LS160的置数端LD非“置1”,用
74LS161
设计19
进制计数器
。
74LS161
D是四位二
进制
同步加法
计数器
,其功能如下表?
答:
分析电路可知,当Qb和Qd同时为1时,输出低电平给CR令计数重置为0000。也就是说,进位的条件是1010,也就是逢十进一,所以这是个十
进制计数器
。
如何用
74LS161
实现12
进制计数器
?
答:
首先,需要观察
74LS161
的引脚图和功能真值表如下图所示:观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同,特别是预置数或清零时。1、置数法设计十二
进制计数器
置数法即通过74LS161同步预置数功能预置计数初值,计数至溢出时通过进位输出信号,再重新...
棣栭〉
<涓婁竴椤
5
6
7
8
10
11
12
9
13
14
涓嬩竴椤
灏鹃〉
其他人还搜