www问答网
所有问题
试用74LS161的同步置数功能设计9进制计数器
如题所述
举报该问题
其他回答
第1个回答 2019-10-18
9进制
计数器
即显示0-8并在时钟脉冲作用下逐一递增计数,达到8后归零。所以初始设定A、B、C、D四个信号应该全部接低电平,代表从0000开始计数。又因为到8就要归零,所以输出端OA、OB、OC、OD的最高位OD应该通过
非门
与清零输入端LDN相连,即代表计数达到1000时归零并重新开始计数。
具体的quartus电路设计与波形仿真如下:
相似回答
数字电子技术如何用
74ls161
和与非门实现
9进制
带图片?
答:
74ls161
是
16进制同步预置加计数器
;那么要实现
9进制
,即 0--8,所以当计数到 9 时立即产生清零信号;数字 9 即二进制 1001,此时 Q3、Q0为1,通过一个2输入的与非门即可产生个低电平有效的清零信号;
如何使用
74LS161
和74LS00
设计九进制计数器
,跪求,详细点,谢谢
答:
用74LS161和74LS00
设计九进制计数器
,就利用计数到9(即Q3Q2Q1Q0=1001)的状态产生一个复位信号,用Q3Q0的两个高电平经与非门74LS00输出复位信号。加到
74LS161的
MR(或叫CR)端,使计数器回0,实现改制。但9的状态是看不到的,最大数是8。下图就是逻辑图,也是仿真图,你可以不画数码管,...
74LS161
和门电路构成
九进制计数器
,要求写出
设计
过程,并列出状态转换表...
答:
9进制
是0~8,即0000~1000,只要在输出为1000时候,利用反馈清零,使
计数器
从0000开始重新计数。连接方式:EP=ET="1",CLK端-"cp",D3D2D1D0端-"0111",RD端-"1",C端-非门-LD端。状态图:shu0111-1000-1001-1010-1011-1100-1101-1110-1111-0111。
用74161的异步清零和
同步置数
构成
九进制计数器
,起始状态为0100_百度知 ...
答:
以下为异步清零法:以下为
同步预置数
法:
集成
计数器74LS161
为
同步
模16递增计数器,具有异步清零,同步预
置数
等...
答:
应该是只有一个输入端Q3吧,模9,取值应该是0-8,所以去二进制1000的时候,时钟前沿就
置
零了,同理,途中所述为16模,数值变化范围为0-15,(0000-1111)
用74161集成
计数器设计9进制
加计数器,要完整电路图
答:
第二级的CLK接第一级的Q3,就构成了八
进制计数器
的第二级。如此类推,就构成了多位的八进制计数器电路。
试用同步
加法计数器
74LS161
(或74LS160)和二4输入与非门74LS20构成百以内任意进制计数器,并采用LED数码管显示
计数进制
。采用555定时器构成多谐振荡电路,为同步加法计数器提供时钟输入信号。
如何
设计九进制计数器
?
答:
一、用两片74LS160设计19
进制计数器
二、用两片
74LS161设计
19进制计数器 计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制
的功能
同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由...
74LS161的功能
是什么?
答:
74LS161是四位二
进制同步
加法计数器,使用该计数器实现十二
进制计数器
主要有
置数
法和清零法两种方法。具体过程如下:首先,需要观察
74LS161的
引脚图和功能真值表如下图所示:观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同,特别是预置数或清零时。1...
74LS161的功能
是什么?
答:
如何用74LS161设计十二
进制计数器
ls161是四位二
进 制计数器
,本来一片就可以改成12进制计数器。可是,要用数码管显示出来,就要用两片计数器,一片计十位,一片计个位。根据
74LS161的
真值表和
同步置数
的规则可以推出置数输入端输入数值应为0100,此时从0100~1111共12个状态,即构成十二进制计数器...
大家正在搜
只有置0和置1功能的触发器
手机同步功能有什么用
置数功能端
置底功能
垃圾集置点功能
为什么微信没有置底功能
顶置和置顶的区别
同步之数
同步有什么用