试用74LS161的同步置数功能设计9进制计数器

如题所述

第1个回答  2019-10-18
9进制计数器即显示0-8并在时钟脉冲作用下逐一递增计数,达到8后归零。所以初始设定A、B、C、D四个信号应该全部接低电平,代表从0000开始计数。又因为到8就要归零,所以输出端OA、OB、OC、OD的最高位OD应该通过非门与清零输入端LDN相连,即代表计数达到1000时归零并重新开始计数。
具体的quartus电路设计与波形仿真如下:
相似回答