在异常发生后，ARM内核会自动做以下工作：
保存执行状态：将CPSR复制到发生的异常模式下SPSR中；
模式切换：将CPSR模式位强制设置为与异常类型相对应的值，同时处理器进入到ARM执行模式，禁止所有IRQ中断，当进入FIQ快速中断模式时禁止FIQ中断；
保存返回地址：将下一条指令的地址（被打断程序）保存在LR（异常模式下LR＿excep）中。
跳入异常向量表：强制设置PC的值为相应异常向量地址，跳转到异常处理程序中。
当前程序的执行状态是保存在CPSR里面的，异常发生时，要保存当前的CPSR里的执行状态到异常模式里的SPSR里，将来异常返回时，恢复回CPSR，恢复执行状态。
硬件自动根据当前的异常类型，将异常码写入CPSR里的M［4：0］模式位，这样CPU就进入了对应异常模式下。不管是在ARM状态下还是在THUMB状态下发生异常，都会自动切换到ARM状态下进行异常的处理，这是由硬件自动完成的，将CPSR［5］设置为0。
同时，CPU会关闭中断IRQ（设置CPSR寄存器I位），防止中断进入，如果当前是快速中断FIQ异常，关闭快速中断（设置CPSR寄存器F位）。
当前程序被异常打断，切换到异常处理程序里，异常处理完之后，返回当前被打断模式继续执行，因此必须要保存当前执行指令的下一条指令的地址到LR＿excep（异常模式下LR，并不存在LR＿excep寄存器）。
由于异常模式不同以及ARM内核采用流水线技术，异常处理程序里要根据异常模式计算返回地址。
扩展资料：
常见的irq异常：
复位异常：当CPU刚上电时或按下reset重启键之后进入该异常，该异常在管理模式下处理。
一般／快速中断请求：CPU和外部设备是分别独立的硬件执行单元，CPU对全部设备进行管理和资源调度处理，CPU要想知道外部设备的运行状态，要么CPU定时的去查看外部设备特定寄存器，要么让外部设备在出现需要CPU干涉处理时“打断”CPU，让它来处理外部设备的请求。
毫无疑问第二种方式更合理，可以让CPU“专心”去工作，这里的“打断”操作就叫做中断请求，根据请求的紧急情况。
中断请求分一般中断和快速中断，快速中断具有最高中断优先级和最小的中断延迟，通常用于处理高速数据传输及通道的中数据恢复处理，如DMA等，绝大部分外设使用一般中断请求。
预取指令中止异常：该异常发生在CPU流水线取指阶段，如果目标指令地址是非法地址进入该异常，该异常在中止异常模式下处理。
未定义指令异常：该异常发生在流水线技术里的译码阶段，如果当前指令不能被识别为有效指令，产生未定义指令异常，该异常在未定义异常模式下处理。
参考资料：百度百科-中断请求