数字电路问题 设计十进制计数器 急求

Question

用一片十六进制加法计数器74161设计一个带进位输出的从1计到10的十进制计数器。写出设计方法，画出设计方法，画出逻辑电路图。（可以附加必要的门电路。）

Answer 1

设计十进制计数器大概有以下几种方法：

①用标准的数字集成电路家族来搭建十进制计数器。常用的TTL数字电路家族为7400系列。常用的CMOS数字电路家族为CD4000系列。

②用基本的组合逻辑电路和触发器来实现。利用数字设计中的状态图/卡诺图等综合工具从底层门电路来搭建。

③用硬件设计语言来实现。常见的数字设计语言为VHDL和Verilog

其中最快速有效的方法为利用现有的集成电路来搭建。最常见的计数器数字集成芯片为74LS160和74LS161。本例中就选用常见的74LS161-4位二进制计数器来搭建10进制计数器。并用Multisim仿真软件来验证设计的实际效果。

74LS161的管脚示意图如下：

74LS161的状态图示意图如下：

从状态图可以看出，74161的默认计数从0到15。因此为了实现0到9的计数逻辑，就需要在状态10进行截取。也即在Q=1010的时候，让芯片快速切换至0状态，这样就避免了10～15的计数状态。可以选用2个非门和1个4输入与非门来实现逻辑的切换。译码器捕捉到1010时，快速重置芯片至0000。实现方法为异步重置。当然也可以用同步加载状态方法，原理类似，这里不再赘述。

综上，74LS161十进制计数器的原理图如下：（利用异步清零CLR来实现，图中的RCO为进位输出，这里未连接）

U1：74LS161芯片

U2：脉冲发生器

U3：8位数码管，用于观察计数的输出。

U4：4输入与非门

另外，74LS161十进制计数器，利用加载位LOAD来实现的原理图如下：

观察仿真结果的截图如下，图中显示计数为4.

为了验证设计的实际效果。这里用视频演示的方法，展示仿真的操作细节和LED计数的输出效果：

http://v.youku.com/v_show/id_XMjY1ODczODQyOA==.html

Answer 2

参看图

追问

从1到10计数 需不需要置数的时候从d3d2d1d0=0001开始到d3d2d1d0=1010结束呢 总觉得从1到10和从0到9不太一样

追答

十进制的数是0~9，10的话就是进位了。如果做多位你就知道差异了。

Answer 3

同步置数法，当记到10的时候（1010），用个或门，与非门得到低电平给异步置数端置1从新计数。追问

恩 给我想的一样

本回答被提问者采纳

Answer 4

哈。电路到可以画。但是设计方法和逻辑图（）需要写字就不好了。追问

可不可以请您把图画出来 谢谢了