如何用双d触发器74ls74构成十进制加法计数器

Question

如题所述

Answer 1

触发器的异步端一般是指异步清零端或异步置位端。

与同步清零端或同步置位端相比，两者区别如下：

同步清零或置位，电平有效后，时钟上升沿（或下降沿）时刻，清零或置位操作发生；

异步清零或置位，只要电平有效，清零或置位操作马上发生。

以74LS74为例：

74LS74只有异步置位/PRE1、/PRE2和异步清零/CLR1、/CLR2。

74LS74是一个双D触发器，可以用来设计二位二进制加法计数器。

原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。

组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。

分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。

扩展资料：

SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。

当SD=1且RD=0时(SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效)，不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当SD=0且RD=1(SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。

参考资料来源：百度百科-D触发器

Answer 2

用d触发器设计异步十进制计数器
要有原理图
快点还有分加
xiaomianji | 浏览 815 次
发布于2013-11-17 14:49
#荒漠探险-答题闯关 好礼连连#
最佳答案
应该是
利用D触发器构成计数器
数字电路实验设计：D触发器组成的4位异步二进制加法计数器
2009-12-14 19:09
一、选用芯片74LS74，管脚图如下：

说明：74LS74是上升沿触发的双D触发器, D触发器的特性方程为

二、设计方案：
用触发器组成计数器。触发器具有0 和1两种状态，因此用一个触发器就可以表示一位二进制数。如果把n个触发器串起来，就可以表示n位二进制数。对于十进制计数器，它的10 个数码要求有 10 个状态，要用4位二进制数来构成。下图是由D触发器组成的4位异步二进制加法计数器。

三、实验台：

四、布线：
1、将芯片（1）的引脚4、10连到一起，
2、将芯片（2）的引脚4、10连到一起，
3、将芯片（1）的引脚10和芯片（2）的引脚10连到一起，
4、将芯片（1）的引脚10连到+5V；

5、将芯片（1）的引脚1、13连到一起，
6、将芯片（2）的引脚1、13连到一起，
7、将芯片（1）的引脚13和芯片（2）的引脚13连到一起，
8、将芯片（1）的引脚13连到+5V；

9、将芯片（1）的引脚3接到时钟信号CP
10、将芯片（1）的引脚2、6接到一起，再将引脚2接到引脚11
11、将芯片（1）的引脚8、12接到一起，再将芯片（1）的引脚8接到芯片（2）的引脚3
12、将芯片（2）的引脚2、6接到一起，再将引脚6接到引脚11
13、将芯片（1）的引脚5、9分别接到Q0、Q1，再将芯片（2）的引脚5、9分别接到Q2、Q3
14、分别将两芯片的14脚接电源+5V，分别将两芯片的7脚接地0V。

五、验证：
接通电源on，默认输出 原始状态0000
每输入一个CP信号（单击CP）， 的状态就会相应的变化，变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111本回答被网友采纳