1. 用二进制异步计数器从0做加法，计到十进制数178，则最少需要( )个触发器。
A. 2
B. 6
C. 7
D. 8
2. n个变量的最小项是( )。
A. n个变量的和项，它包含全部n个变量
B. n个变量的和项，它包含全部n个变量
C. 每个变量都以原变量或者反变量的形式出现，且仅出现一次。
D. n个变量的和项，它不包含全部变量。
3. 下列触发器中，下列哪项没有克服了空翻现象（）。
A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器
4. A+BC=( ) 。
A. A.A+B
B. A+C
C. （A+B）（A+C）
D. B+C
5. 五个D触发器构成环形计数器，其计数长度为( )。
A. 5
B. 10
C. 25
D. 32
6. 下列哪项不是PLD器件的基本结构组成（）。
A. 与阵列
B. 或阵列
C. 输入缓冲电路
D. 与非阵列
7. 某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项( )。
A. 9
B. 7
C. 16
D. 不能确定
8. 可重复进行编程的可编程器件有（ ）。
A. PAL
B. GAL
C. PROM
D. PLD
9. PROM和PAL的结构是( )。
A. PROM的与阵列固定，不可编程
B. PROM与阵列、或阵列均不可编程
C. PAL与阵列、或阵列均可编程
D. PAL的与阵列不可编程
10. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（ ）。
A. 0
B. 1
C. Q
D. n
11. 十进制数33的余3码为()。
A. 00110110
B. 110110
C. 01100110
D. 100100
12. 组合逻辑电路消除竞争冒险的方法有( )。
A. 修改逻辑设计
B. 在输入端接入滤波电容
C. 后级加缓冲电路
D. 屏蔽输入信号的尖峰干扰
13. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（ ） 时间。
A. 10μS
B. 20μS
C. 100μS
D. 800ms
14. 同步计数器和异步计数器比较，同步计数器的显著优点是( )。
A. 工作速度高
B. 触发器利用率高
C. 电路简单
D. 不受时钟CP控制。
15. 与CT4000系列相对应的国际通用标准型号为（ ）。
A. CT74S肖特基系列
B. CT74LS低功耗肖特基系列
C. CT74L低功耗系列
D. CT74H高速系列
16. 十进制数25用8421BCD码表示为( )。
A. 10101
B. 00100101
C. 100101
D. 10101
17. N个触发器可以构成能寄存( )位二进制数码的寄存器。
A. N-1
B. N
C. N+1
D. 2N
18. （ ）的输出端可直接相连，实现线与逻辑功能。
A. 与非门
B. 一般TTL门
C. 集电极开路OC门
D. 一般CMOS门
19. PLD开发系统不需要的是（）。
A. 计算机
B. 编程器
C. 开发软件
D. 以上都不对
20. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ ）。
A. 0
B. 1
C. Q
D. n
21. 三态门输出高阻状态时，( )是不正确的说法。
A. 用电压表测量指针不动
B. 相当于悬空
C. 电压不高不低
D. 测量电阻指针不动
22. 要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（ ） 。
A. ＞RON
B. ＜ROFF
C. ROFF＜RI＜RON
D. ＞ROFF
23. 当描述同步时序电路的最简状态表中含有（）个状态时，需要两个触发器。
A. 1
B. 4
C. 2
D. 5
24. 在( ) 种输入情况下，“或非”运算的结果是逻辑1。
A. 全部输入是0
B. 全部输入是1
C. 任一输入为0，其他输入为1
D. 任一输入为1
25. CMOS数字集成电路与TTL数字集成电路相比，下列哪项不是CMOS数字集成电路突出的优点是（）。
A. 微功耗
B. 高速度
C. 高抗干扰能力
D. 电源范围宽
26. 把一个五进制计数器与一个四进制计数器串联可得到（ ）进制计数器。
A. 4
B. 5
C. 9
D. 20