放大器的同相输入端Vda为DAC的输入,输入范围为0~5V。这个电路我只画出来一半,二极管的桥电路下面的部分和这张图左侧的部分基本一样,只不过是VSS负10V,这部分电路的输出接到Vneg上。Vttl是个TTL电平。求大神讲解,我把全部的分数都给你~~~~~~~~~
VSS=16V ,Vda DAC输入0~5V,VTtl=tll电平,Vneg为负恒流源部分电路输入(也是DAC控制),VEE=-10V
。
这就对了,Q2是P沟道VMOS管就好分析了,请你先等等,待我仔细分析后一次性给你一个满意回答。
追问我在评论里,有些分析,您可以参考下。3q~~~
追答先分析以上四幅黑电路图的第一幅:图中完成对来自V2的输入电平信号电压转换成稳流电路,在电流取样电阻R4上流过的电流,正比于到达运放UA1同相端电压的变化,该电流也是Q1漏极负载电阻R3的负载电流,其电流表达式为:IR4=V2 /R4。当运放UA1输出电平变高时,Q1管栅极电平变高而导通,漏极与源极导通内阻减小,P沟道VMOS管Q2栅极与源极之间由于Q1管的漏极与源极导通内阻减小通过电阻R4而自偏导通,+16V Vcc一路通过电容C1到Q2管的漏极与源极充电后入地,另一路通过电阻R3到Q3的EB结到Q2管的漏极与源极入地,由于Q3的正偏而导通,+16V Vcc通过电阻R3到Q3的EC极给P沟道VMOS管Q2栅极正电平电压,正电平电压又促使Q2的漏极与源极导通内阻减小,反复重复这个过程使Q2、Q3复合管稳定在非常灵敏的放大状态。C1的作用有二个一是是当Q2管的漏极与源极导通后,电源通过Q2漏极与源极瞬间充电,由于电容电压不能突变,将Q3基极电位瞬间钳位在Vcc16V,目的是保证Q2导通时Q3处以瞬间截止状态。二是P沟道VMOS管Q2的电容性负载。因为为了保证放大器对来自V2的输入电平信号电压变化的跟随适用能力对信号变化速率SR的要求,运放UA1的放大输出管Q2的输出电流越大,负载电容C1的充电响应速度越快。其电压变化(即转换速率SR)等于dV / dt=IQ2 /C1,当运放UA1输出电平的信号电压被Q1、Q2转换成电流变化后,驱动Q4管进行电平转换,当Q4正偏而导通后,+16V Vcc通过电阻R8到二极管D2,在到运放U2A的输入端、电阻R7、R5后入地。二极管D2的负极端输入的负变化电压V5,也通过电阻R7到达运放U2A的输入端,在运放U2A输出端的电平电压极性,取决于输入端电阻R5二端的电压极性,R5二端的负电压极性取决于输入电平电压V5的负电压极性及Q5管导通时在R5二端产生的负电压极性。在运放U2A输出端输出的正电平电压极性,由Q4驱动管正偏导通后产生,(因为图中V5变化的电压源只输出 -8。5V和0V)。(第一幅原理完,续第二幅图原理)
这个图问题很多,增益设置不合理
Q1可以看做射极跟随器,R1R2负反馈(增益为2)。DAC输出0-5V,R4上就是0——10V。
R3R4电流基本一样,R3上压差就是(0~10V)*20.5/7.32约等于0~30V,超过电源电压。
Q3Q4是比例电流源,Q2没用,将Q3的BC极短接即可。电流增益R3/R8=30
R3/R8≈30,电流又放大30倍,R5/R8约等于140倍,电压放大140倍
增益太大,输入1mv输出就饱和了。1mv*2*3*30*30*140=756V
设计电路多参考别人的图纸,少拍脑瓜。
麻烦问下,二极管桥上的电流是怎么流的? 实际电路中Q5的基极接的是TTL控制电平,为什么要这样接?Vneg一端的电路也是比例电流源,输入的也是0~5V的DAC信号?请问Vda、VTTL及Vneg的控制信号如何配合能实现输出同相放大器U2A输出三个台阶的电平(12V,0,-8V)?
追答这个图问题很多
本回答被网友采纳