怎样用jk触发器设计一个8421码十进制同步加法计数器

如题所述

根据计数器的构成原理,必须由四个触发器的状态来表示一位十进制数的四位二进制编码。而四位编码总共有十六个状态。所以必须去掉其中的六个状态,至于去掉哪六个状态,可有不同的选择,这里考虑去掉1010~1111六个状态,即采用8421BCD码的编码方式来表示一位十进制数。

在十进制计数体制中,每位数都可能是0,1,2,9十个数码中的任意一个,且,逢十进一。根据计数器的构成原理,必须由四个触发器的状态来表示一位十进制数的四位二进制编码。

扩展资料:

注意事项:

1、两个TTL与非门相接构成基本RSFF,按顺序在输入端加信号,观察并记录FF的Q 端的状态,将结果填入表中,并说明在各种输入状态下FF的功能。
 

2、用D触发器构成一个二分频器,并用示波器记录输入输出波形。

3、用EWB软件仿真一个由触发器构成的二倍频器。

4、确定触发级别,有语句级触发器和行级触发器两种。语句级触发器表示SQL语句只触发一次触发器,行级触发器表示SQL语句影响的每一行都要触发一次。

参考资料来源:百度百科-JK触发器

参考资料来源:百度百科-十进制

参考资料来源:百度百科-同步计数器

温馨提示:答案为网友推荐,仅供参考
相似回答